日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2002年 9月26日

出 願 番 号 Application Number:

特願2002-280918

[ST. 10/C]:

[JP2002-280918]

出 願 人 Applicant(s):

セイコーエプソン株式会社

2003年 7月29日

特許庁長官 Commissioner, Japan Patent Office 今井原



【書類名】

特許願

【整理番号】

J0091880

【あて先】

特許庁長官殿

【国際特許分類】

G09G 3/30

【発明者】

【住所又は居所】

長野県諏訪市大和3丁目3番5号 セイコーエプソン株

式会社内

【氏名】

河西 利幸

【特許出願人】

【識別番号】

000002369

【氏名又は名称】 セイコーエプソン株式会社

【代理人】

【識別番号】

100095728

【弁理士】

【氏名又は名称】 上柳 雅誉

【連絡先】

 $0\ 2\ 6\ 6\ -\ 5\ 2\ -\ 3\ 1\ 3\ 9$

【選任した代理人】

【識別番号】

100107076

【弁理士】

【氏名又は名称】

藤綱 英吉

【選任した代理人】

【識別番号】

100107261

【弁理士】

【氏名又は名称】 須澤 修

【手数料の表示】

【予納台帳番号】

013044

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

2/E

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0109826

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 電子回路、電子装置及び電子機器

【特許請求の範囲】

【請求項1】 第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部及び前記第2の回路部のうち少なくともいずれかは直列また は並列に接続された単位素子を含むことを特徴とする電子回路。

【請求項2】 第1の電流レベルを有する第1の電流が通過する第1の回路 部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部は並列に接続された複数の単位素子を含むことを特徴とする 電子回路。

【請求項3】 第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第2の回路部は直列に接続された複数の単位素子を含むことを特徴とする 電子回路。

【請求項4】 第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部は並列に接続された複数の単位素子を含み、

前記第2の回路部は直列に接続された複数の単位素子を含むこと、を特徴とする電子回路。

【請求項5】 第1の電流レベルを有する第1の電流が通過する第1の回路 部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部及び前記第2の回路部の少なくともいずれかは電気的に直列 または並列に接続された複数の単位素子を含み、

前記複数の単位素子の電気的接続は制御用素子により制御されることを特徴とする電子回路。

【請求項6】 請求項1乃至4のいずれか1つに記載の電子回路において、 前記複数の単位素子のうち、前記第1の回路部と前記第2の回路部に共通な単 位素子が少なくとも1つあることを特徴とする電子回路。

【請求項7】 請求項1乃至6のいずれか1つに記載の電子回路において、 前記複数の単位素子は同一の駆動能力を有していることを特徴とする電子回路

【請求項8】 請求項1乃至7のいずれか1つに記載の電子回路において、 前記複数の単位素子は一括して形成されることを特徴とする電子回路。

【請求項9】 請求項1乃至8のいずれか1つに記載の電子回路において、 前記第1の電流レベルは前記第2の電流レベルより大きいことを特徴とする電 子回路。

【請求項10】 請求項1乃至8のいずれか1つに記載の電子回路において

前記第2の電流レベルは前記第1の電流レベルより大きいことを特徴とする電子回路。

【請求項11】 請求項1乃至10のいずれか1つに記載の電子回路において、

前記第2の電流が供給される電子素子を含むことを特徴とする電子回路。

【請求項12】 請求項11に記載の電子回路において、

前記電子素子は電気光学素子または電流駆動素子であることを特徴とする電子 回路。

【請求項13】 請求項12に記載の電子回路において、

前記電子素子は有機EL素子であることを特徴とする電子回路。

【請求項14】 第1の信号線と、第2の信号線と、複数の単位回路を含む 電子装置であって、

前記複数の単位回路の各々は、

前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、

前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部及び前記第2の回路部のうち少なくともいずれかは直列また は並列に接続された単位素子を含むことを特徴とする電子装置。

【請求項15】 第1の信号線と、第2の信号線と、複数の単位回路を含む 電子装置であって、

前記複数の単位回路の各々は、

前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信

号によりオン状態またはオフ状態に制御されるスイッチング素子と、

前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部は並列に接続された複数の単位素子を含むことを特徴とする 電子装置。

【請求項16】 第1の信号線と、第2の信号線と、複数の単位回路を含む電子装置であって、

前記複数の単位回路の各々は、

前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、

前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第2の回路部は直列に接続された複数の単位素子を含むことを特徴とする 電子装置。

【請求項17】 第1の信号線と、第2の信号線と、複数の単位回路を含む 電子装置であって、

前記複数の単位回路の各々は、

前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、

前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部は並列に接続された複数の単位素子を含み、

前記第2の回路部は直列に接続された複数の単位素子を含むこと、を特徴とする電子装置。

【請求項18】 第1の信号線と、第2の信号線と、複数の単位回路を含む 電子装置であって、

前記複数の単位回路の各々は、

前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、

前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、

前記第1の電流レベルに応じた電荷量を保持する容量素子と、

前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは 異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み

前記第1の回路部及び前記第2の回路部の少なくともいずれかは電気的に直列 または並列に接続された複数の単位素子を含み、

前記複数の単位素子の電気的接続は制御用素子により制御されることを特徴とする電子装置。

【請求項19】 請求項14乃至18のいずれか1つに記載の電子装置において、

前記複数の単位素子のうち、前記第1の回路部と前記第2の回路部に共通な単

位素子が少なくとも1つあることを特徴とする電子装置。

【請求項20】 請求項14乃至19のいずれか1つに記載の電子装置において、

前記複数の単位素子は同一の駆動能力を有していることを特徴とする電子装置。

【請求項21】 請求項14乃至20のいずれか1つに記載の電子装置において、

前記複数の単位素子は一括して形成されることを特徴とする電子装置。

【請求項22】 請求項14乃至21のいずれか1つに記載の電子装置において、

前記第1の電流レベルは前記第2の電流レベルより大きいことを特徴とする電子装置。

【請求項23】 請求項14乃至21のいずれか1つに記載の電子装置において、

前記第2の電流レベルは前記第1の電流レベルより大きいことを特徴とする電子装置。

【請求項24】 請求項14乃至23のいずれか1つに記載の電子装置において、

前記第2の電流が供給される電子素子を含むことを特徴とする電子装置。

【請求項25】 請求項24に記載の電子装置において、

前記電子素子は電気光学素子または電流駆動素子であることを特徴とする電子装置。

【請求項26】 請求項25に記載の電子装置において、

前記電子素子は有機EL素子であることを特徴とする電子装置。

【請求項27】 請求項1乃至13のいずれか1つに記載の電子回路を実装したことを特徴とする電子機器。

【請求項28】 請求項14乃至25のいずれか1つに記載の電子装置を実装したことを特徴とする電子機器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、電子回路、電子装置及び電子機器に関するものである。

[0002]

【従来の技術】

近年、有機EL素子といった電気光学素子を用いた電気光学装置が注目されている。有機EL素子は自発光素子なのでバックライトが不要となるので、低消費電力、高視野角、高コントラスト比の電気光学装置を実現できるものと期待されている。

[0003]

この種の電気光学装置のうち、アクティブマトリクス型と呼ばれる方式のものでは、その表示パネル部に有機EL素子に供給される駆動電流を制御するための画素回路が配設されている。

[0004]

画素回路は、その内部にデータ信号に相対した電荷量を保持するためのコンデンサと、前記電荷量に応じて前記駆動電流を制御するトランジスタとを備えている(例えば、特許文献1参照)。

[0005]

【特許文献1】

国際公開第WO98/36406号パンフレット

[0006]

【発明が解決しようとする課題】

しかしながら、特に電気光学素子として有機EL素子といった電流駆動素子を備えた画素回路においては、前記トランジスタの特性ばらつきが電気光学素子の輝度に直接反映されてしまう場合があるので、前記トランジスタの特性ばらつきを抑制する必要がある。

[0007]

そこで、本発明の一つの目的は、トランジスタの特性ばらつきを抑制すること ができる電子回路、電子装置及び電子機器を提供することにある。 また、たとえば、前記データ信号を電流信号として使用した場合は、特に、画素回路へのデータ書き込み時間が長くなったり、消費電力が大きくなったりしてしまう。そこで、本発明の一つの目的は、電流信号をデータ信号として使用した場合のデータ書き込み時間の短縮化や省電力化に適した電子回路、電子装置及び電子機器を提供することにある。

[0008]

【課題を解決するための手段】

本発明における電子回路は、第1の電流レベルを有する第1の電流が通過する 第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、 前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異 なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、 前記第1の回路部及び前記第2の回路部のうち少なくともいずれかは直列または 並列に接続された単位素子を含む。

[0009]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、単位素子を直列または並列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子回路を提供することができる。

$[0\ 0\ 1\ 0]$

本発明における電子回路は、第1の電流レベルを有する第1の電流が通過する 第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、 前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異 なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、 前記第1の回路部は並列に接続された複数の単位素子を含む。

$[0\ 0\ 1\ 1]$

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部の単位素子を並列に接続することによって、構成するトランジスタの占有面積が大きくなるの

を抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流 を生成する電子回路を提供することができる。

[0012]

本発明における電子回路は、第1の電流レベルを有する第1の電流が通過する 第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、 前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異 なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、 前記第2の回路部は直列に接続された複数の単位素子を含む。

[0013]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部の単位素子を直列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子回路を提供することができる。

[0014]

本発明における電子回路は、第1の電流レベルを有する第1の電流が通過する 第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、 前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異 なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、 前記第1の回路部は並列に接続された複数の単位素子を含み、前記第2の回路部 は直列に接続された複数の単位素子を含む。

[0015]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部の単位素子を並列に接続し、第2の回路部の単位素子を直列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子回路を提供することができる。

[0016]

本発明における電子回路は、第1の電流レベルを有する第1の電流が通過する 第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、 前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異 なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、 前記第1の回路部及び前記第2の回路部の少なくともいずれかは電気的に直列ま たは並列に接続された複数の単位素子を含み、前記複数の単位素子の電気的接続 は制御用素子により制御される。

$[0\ 0\ 1\ 7]$

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部及び第2の回路部を構成する単位素子数を併用することで、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子回路を提供することができる。

[0018]

この電子回路において、前記複数の単位素子のうち、前記第1の回路部と前記第2の回路部に共通な単位素子が少なくとも1つである。

これによれば、第1の回路部と第2の回路部とをカレントミラー回路で構成することができる。

$[0\ 0\ 1\ 9]$

この電子回路において、前記複数の単位素子は同一の駆動能力を有している。 これによれば、カレントミラー回路のミラー特性を向上させることができる。 この電子回路において、前記複数の単位素子は一括して形成されることが好ま しい。

[0020]

これによれば、第1の回路部及び第2の回路部を備えた電子回路を容易に構成することができる。

この電子回路において、前記第1の電流レベルは前記第2の電流レベルより大きい。

[0021]

これによれば、第1の電流を容量素子へ高速で書き込むことができる。

この電子回路において、前記第2の電流レベルは前記第1の電流レベルより大きい。

[0022]

これによれば、第1の電流の電流レベルを増幅することができる。

この電子回路において、前記第2の電流が供給される電子素子を含む。

これによれば、構成するトランジスタの占有面積が大きくなるのを抑制しつつ 、入力した電流の電流レベルとは異なった電流レベルに基づいて駆動する電子素 子を有した電子回路を提供することができる。

[0023]

この電子回路において、前記電子素子は電気光学素子または電流駆動素子であってもよい。

これによれば、構成するトランジスタの占有面積が大きくなるのを抑制しつつ 、入力した電流の電流レベルとは異なった電流レベルに基づいて駆動する電気光 学素子または電流駆動素子を有した電子回路を提供することができる。

[0.024]

この電子回路において、前記電子素子は有機EL素子であってもよい。

これによれば、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルに基づいて駆動する有機EL素子を有した電子回路を提供することができる。

[0025]

本発明における電子装置は、第1の信号線と、第2の信号線と、複数の単位回路を含む電子装置であって、前記複数の単位回路の各々は、前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異なる第2の電流レベルを有する

第2の電流を生成する第2の回路部と、を含み、前記第1の回路部及び前記第2 の回路部のうち少なくともいずれかは直列または並列に接続された単位素子を含 む。

[0026]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、単位素子を直列または並列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子装置を提供することができる。

[0027]

本発明における電子装置は、第1の信号線と、第2の信号線と、複数の単位回路を含む電子装置であって、前記複数の単位回路の各々は、前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、前記第1の回路部は並列に接続された複数の単位素子を含む。

[0028]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部の単位素子を並列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子装置を提供することができる。

[0029]

本発明における電子装置は、第1の信号線と、第2の信号線と、複数の単位回路を含む電子装置であって、前記複数の単位回路の各々は、前記第1の信号線と

接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、前記第2の回路部は直列に接続された複数の単位素子を含む。

[0030]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部の単位素子を直列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子装置を提供することができる。

[0031]

本発明における電子装置は、第1の信号線と、第2の信号線と、複数の単位回路を含む電子装置であって、前記複数の単位回路の各々は、前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、前記第1の回路部は並列に接続された複数の単位素子を含む。

[0032]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部の単位素子を

並列に接続し、第2の回路部の単位素子を直列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子装置を提供することができる。

[0033]

本発明における電子装置は、第1の信号線と、第2の信号線と、複数の単位回路を含む電子装置であって、前記複数の単位回路の各々は、前記第1の信号線と接続し、前記第1の信号線から供給されるスイッチング信号によりオン状態またはオフ状態に制御されるスイッチング素子と、前記第2の信号線と接続し、前記スイッチング素子がオン状態となることにより前記第2の信号線から供給される第1の電流レベルを有する第1の電流が通過する第1の回路部と、前記第1の電流レベルに応じた電荷量を保持する容量素子と、前記容量素子に保持された前記電荷量に基づいて、前記第1の電流レベルとは異なる第2の電流レベルを有する第2の電流を生成する第2の回路部と、を含み、前記第1の回路部及び前記第2の回路部の少なくともいずれかは電気的に直列または並列に接続された複数の単位素子を含み、前記複数の単位素子の電気的接続は制御用素子により制御される

[0034]

これによれば、容量素子へのデータ信号の書き込みは電流信号で行うので単位素子の特性ばらつきを抑制することができる。また、第1の回路部及び第2の回路部を構成する単位素子数を併用することで、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子装置を提供することができる。

[0035]

この電子装置において、前記複数の単位素子のうち、前記第1の回路部と前記 第2の回路部に共通な単位素子が少なくとも1つ設けてもよい。

これによれば、第1の回路部と第2の回路部とをカレントミラー回路で構成することができる。

[0036]

この電子装置において、前記複数の単位素子は同一の駆動能力を有している。

これによれば、カレントミラー回路のミラー特性を向上させることができる。

この電子装置において、前記複数の単位素子は一括して形成されてもよい。

[0037]

これによれば、第1の回路部及び第2の回路部を備えた電子装置を容易に構成することができる。

この電子装置において、前記第1の電流レベルは前記第2の電流レベルより大きい。

[0038]

これによれば、第1の電流を容量素子へ高速で書き込むことができる。

この電子装置において、前記第2の電流レベルは前記第1の電流レベルより大きい。

[0039]

これによれば、第1の電流の電流レベルを増幅することができる。

この電子装置において、前記第2の電流が供給される電子素子を含む。

これによれば、構成するトランジスタの占有面積が大きくなるのを抑制しつつ 、入力した電流の電流レベルとは異なった電流レベルに基づいて駆動する電子素 子を有した電子装置を提供することができる。

[0040]

この電子装置において、前記電子素子は電気光学素子または電流駆動素子であってもよい。

これによれば、構成するトランジスタの占有面積が大きくなるのを抑制しつつ 、入力した電流の電流レベルとは異なった電流レベルに基づいて駆動する電気光 学素子または電流駆動素子を有した電子装置を提供することができる。

[0041]

この電子装置において、前記電子素子は有機EL素子であってもよい。

これによれば、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルに基づいて駆動する有機E L素子を有した電子装置を提供することができる。

[0042]

本発明における電子機器は、上記の電子回路を実装した。

これによれば、トランジスタの特性ばらつきを抑制した電子機器を提供することができる。また、単位素子を直列または並列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子回路を備えた電子機器を提供することができる。

[0043]

本発明における電子機器は、上記の電子装置を実装した。

これによれば、トランジスタの特性ばらつきを抑制した電子機器を提供することができる。また、単位素子を直列または並列に接続することによって、構成するトランジスタの占有面積が大きくなるのを抑制しつつ、入力した電流の電流レベルとは異なった電流レベルを有する電流を生成する電子装置を備えた電子機器を提供することができる。

[0044]

【発明の実施の形態】

(第1実施形態)

以下、本発明を具体化した第1実施形態を図1~図4に従って説明する。図1は、電子装置としての有機ELディスプレイの回路構成を示すブロック回路図である。図2は、表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。図3は、画素回路の回路図である。図4は、画素回路の動作を示すタイミングチャートである。

[0045]

有機ELディスプレイ10は、図1に示すように、制御回路11、表示パネル部12、走査線駆動回路13及びデータ線駆動回路14を備えている。

有機ELディスプレイ10の制御回路11、走査線駆動回路13及びデータ線 駆動回路14は、それぞれが独立した電子部品によって構成されていてもよい。 例えば、制御回路11、走査線駆動回路13及びデータ線駆動回路14が、各々 1チップの半導体集積回路装置によって構成されていてもよい。

[0046]

又、制御回路 1 1、走査線駆動回路 1 3 及びデータ線駆動回路 1 4 の全部若しくは一部がプログラマブルな I C チップで構成され、その機能が I C チップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。

[0047]

制御回路11は、図示しない外部装置から出力される画像データに基づいて表示パネル部12に所望の画像を表示するための走査制御信号及びデータ制御信号をそれぞれ作成する。又、制御回路11は、走査制御信号を走査線駆動回路13に出力するとともに、データ制御信号をデータ線駆動回路14に出力する。

[0048]

表示パネル部12は、図2に示すように、発光層が有機材料で構成された電子素子又は電流駆動素子としての有機EL素子21を有する複数の電子回路又は単位回路としての画素回路20がマトリクス状に配設されている。つまり、画素回路20は、列方向に沿って延びるM本のデータ線Xm(m=1~M;mは整数)と、行方向に沿って延びるN本の走査線Yn(n=1~N;nは整数)との交差部に対応する位置に配設されている。また、本実施形態では、有機EL素子21は、前記データ線駆動回路14にて生成される第1の電流としてのデータ電流Idataの大きさに対して1/25程度の大きさの第2の電流としての駆動電流Ielで適宜発光する有機EL素子である。尚、画素回路20内に配置形成される後記するトランジスタは、通常はTFT(薄膜トランジスタ)で構成されている。

[0049]

走査線駆動回路13は、前記制御回路11から出力される前記走査制御信号に 基づいて、表示パネル部12に設けられたN本の走査線Ynのうち、1本の走査 線を選択し、その選択された走査線に走査信号を供給する。

[0050]

データ線駆動回路 1 4 は、複数の単一ラインドライバ 2 3 を備えている。各単一ラインドライバ 2 3 は、表示パネル部 1 2 に設けられたデータ線 X m と接続されている。各単一ラインドライバ 2 3 は、制御回路 1 1 から出力されるデータ制

御信号に基づいて、データ電流 I d a t a 1~ I d a t a mをそれぞれ生成する。又、各単一ラインドライバ23は、その生成されたデータ電流 I d a t a 1~ I d a t a mを対応するデータ線 X 1~ X mを介して対応する各画素回路 20にそれぞれ供給する。各画素回路 20は、それぞれ、このデータ電流 I d a t a 1~ I d a t a mに応じて同画素回路 20の内部状態を設定することで、各有機 E L素子 21に流れる駆動電流 I e l を制御して同有機 E L素子 21の輝度階調を制御するようになっている。

[0051]

このように構成された有機ELディスプレイ10の画素回路20について図3に従って以下に説明する。尚、各画素回路20の回路構成はすべて同じであるので、説明の便宜上、m番目のデータ線Xmとn番目の走査線Ynとの交差部に配設された画素回路20について説明する。

[0052]

画素回路20は、5個の駆動用トランジスタQs、5個の電流供給用トランジスタQpと、第1及び第2のスイッチング用トランジスタQ1,Q2と、保持キャパシタCnとを含む。そして、前記駆動用トランジスタQs及び電流供給用トランジスタQp、第1のスイッチング用トランジスタQ1、保持キャパシタCnは、それぞれ、特許請求の範囲に記載された単位素子、スイッチング素子、容量素子に対応している。尚、駆動用トランジスタQs及び電流供給用トランジスタQpの導電型は、それぞれ、p型(pチャネル)である。また、第1及び第2のスイッチング用トランジスタQ1,Q2の導電型は、それぞれ、n型(nチャネル)である。

[0053]

各駆動用トランジスタQsは、その駆動能力としての利得係数が β sとなるように設定された駆動用トランジスタとして機能するトランジスタである。各電流供給用トランジスタQpは、その駆動能力としての利得係数が β pとなるように設定されたスイッチング素子として機能するトランジスタである。また、本実施形態では、前記駆動用トランジスタQsの利得係数 β sは、前記電流供給用トランジスタQpの利得係数 β pと等しくなるように設定されている。

[0054]

第1及び第2のスイッチング用トランジスタQ1, Q2は、それぞれ、前記走査線駆動回路13から供給される走査信号に応じてオン・オフ制御されるスイッチング素子として機能するトランジスタである。

[0055]

5個の駆動用トランジスタQsは、互いにシリアル接続されている。つまり、駆動用トランジスタQsのドレインと、その駆動用トランジスタQsに隣接して配設された駆動用トランジスタQsのソースとが互いに接続されている。そして、前記5個の駆動用トランジスタQsのうち、そのソースが隣接する駆動用トランジスタQsのドレインと接続されていない駆動用トランジスタQsは、そのソースが駆動電圧Vddを供給する電源線VLと接続されている。また、前記5個の駆動用トランジスタQsのうち、そのドレインが隣接する駆動用トランジスタQsのソースと接続されていない駆動用トランジスタQsのソースと接続されていない駆動用トランジスタQsは、そのドレインが有機EL素子21の陽極と接続されている。有機EL素子21の陰極は接地されている。

[0056]

また、シリアル接続された前記5個の駆動用トランジスタQsの各ゲートは電流供給用トランジスタQpの各ゲートに共通して互いに接続されている。そして、前記したように互いにシリアル接続された5個の駆動用トランジスタQsで第2の回路部としての駆動電流生成回路部30を構成している。

[0057]

また、前記駆動電流生成回路部30を構成している5個の駆動用トランジスタ Qsの互いに接続されたゲートと、前記電源線VLとの間には、保持キャパシタ Cnが接続されている。

[0058]

5個の電流供給用トランジスタQpは互いにパラレル接続されている。つまり、5個の電流供給用トランジスタQpの各ソース、各ゲート及び各ドレインは、それぞれ、互いに接続されている。そして、電流供給用トランジスタQpの各ドレインは互いに接続されて前記電源線VLに接続されている。電流供給用トラン

ジスタQpの各ゲートは、互いに接続されて駆動電流生成回路部30を構成する 5個の駆動用トランジスタQsの各ゲートに接続されている。

[0059]

更に、電流供給用トランジスタQpの各ドレインは互いに接続されて、第1のスイッチング用トランジスタQ1に接続されている。第1のスイッチング用トランジスタQ1のソースは、前記データ線Xmと接続されてデータ線駆動回路14に電気的に接続されている。第1のスイッチング用トランジスタQ1のゲートは、第1の信号線としての第1の副走査線Yn1が接続され、前記走査線駆動回路13に接続されている。そして、前記したように互いにパラレル接続された5個の電流供給用トランジスタQpで第1の回路部としての電流供給回路部40を構成している。この駆動電流生成回路部30と電流供給回路部40とで電流値変換手段が構成されている。

[0060]

また、電流供給回路部40を構成する5個の電流供給用トランジスタQpの各ドレインと、同電流供給用トランジスタQpの各ゲートとの間には、第2のスイッチング用トランジスタQ2が接続されている。第2のスイッチング用トランジスタQ2のゲートは、第2の信号線としての第2の副走査線Yn2が接続され、前記走査線駆動回路13に電気的に接続されている。つまり、第2のスイッチング用トランジスタQ2はオン状態になることで、電流供給回路部40を構成する5個の電流供給用トランジスタQpがぞれぞれダイオード接続される。そして、各電流供給用トランジスタQpがダイオード接続されることで、各電流供給用トランジスタQpと駆動電流生成回路部30を構成している5個の駆動用トランジスタQsとが前記保持キャパシタCnを介してカレントミラー回路を構成する。また、前記第1及び第2の副走査線Yn1,Yn2で走査線Ynを構成している

[0061]

このように構成された駆動電流生成回路部30及び電流供給回路部40の作用 について以下に説明する。

一般に、等しい利得係数を有する複数のトランジスタを互いにシリアル接続し

た場合、互いにシリアル接続されたトランジスタの合成利得係数は、各トランジスタの利得係数をその接続されたトランジスタの数で割った値となることが知られている。つまり、シリアル接続されたトランジスタの数をn、各トランジスタの利得係数を β で表すと、互いにシリアル接続されたトランジスタの合成利得係数 β s o は、以下のようになる。

 β s o = β / n

従って、本実施形態の利得係数 β s を有する 5 個の駆動用トランジスタ Q s から構成される駆動電流生成回路部 3 0 の合成利得係数 β s o は以下のようになる

 β s o = β s \angle 5

また、等しい利得係数を有する複数のトランジスタを互いにパラレル接続した場合、互いにパラレル接続されたトランジスタの合成利得係数は、各トランジスタの利得係数をその接続されたトランジスタの数で掛けた値となることが知られている。つまり、パラレル接続されたトランジスタの数をn、各トランジスタの利得係数を βp で表すと、パラレル接続されたトランジスタの合成利得係数 βp oは、以下のようになる。

 $\beta p o = \beta p \cdot n$

従って、本実施形態の利得係数 β p を有する 5 個の電流供給用トランジスタ Q p から構成される電流供給回路部 4 0 の合成利得係数 β p o は以下のようになる

[0065]

 β p o = 5 β p

ここで、データ電流 I d a t a と駆動電流 I e l との相対比率を前記駆動電流 生成回路部 30 及び電流供給回路部 40 のそれぞれの合成利得係数 β s o, β p o で表すと以下の式のようになる。

[0066]

I data: I e $l = \beta$ po: β so

ここで、駆動電流生成回路部 30 の合成利得係数 β s o は β s \angle 5 であって、電流供給回路部 40 の合成利得係数 β p o は 5 β p であるので、データ電流 I d a t a と駆動電流 I e I との相対比率は以下のようになる。

[0067]

Idata: Iel= $5\beta p:\beta s/5$

前記電流供給用トランジスタQpの利得係数 βp は、前記したように、前記駆動用トランジスタQsの利得係数 βs と等しくなるように設定されているので、上式は以下のように表される。

[0068]

I data: I e l = β p o : β s o = 5 : 1 \section 5

従って、データ電流 I dataは以下の式で表される。

[0069]

I d a t a = 25 I e l

従って、本発明の画素回路 20 は、駆動電流 I e 1 の 25 倍の電流レベルを有するデータ電流 I d a t a を供給させることができるので、その分だけデータ電流 I d a t a mに対する前記第 1 の電流レベルを高速で保持キャパシタ C n に書き込むことができる。また、保持キャパシタ C n へのデータの書き込みは電流信号であるデータ電流 I d a t a であるので、画素回路 20 毎の前記駆動用トランジスタ Q s の閾値電圧等の特性のばらつきを抑制することができる。

[0070]

さらに、前記駆動用トランジスタQs及び電流供給用トランジスタQpは、それぞれ、同じ利得係数を有するように形成されているので、異なった利得係数でカレントミラー回路するようにしたときと比べてそのミラー特性の精度を向上させることができる。

[0071]

次に、駆動電流生成回路部30及び電流供給回路部40を備えた画素回路20 に配設された全トランジスタの占有面積を算出する。



まず、駆動電流生成回路部 3.0 を構成する 5 個の駆動用トランジスタQ s の占有面積 S 1 を算出する。一般に、トランジスタの占有面積は、そのトランジスタのチャネル長が等しい場合、利得係数に比例することが知られている。前記各駆動用トランジスタQ s は、その利得係数 β s がそれぞれ等しいので、駆動電流生成回路部 3.0 の占有面積 S 1 は各駆動用トランジスタQ s の占有面積をS Q s で表すと以下のようになる。

[0072]

S 1 = 5 S Q s

次に、電流供給回路部 40 を構成する 5 個の電流供給用トランジスタQp の占有面積 S2 を算出する。前記各電流供給用トランジスタQp は、その利得係数 p かそれぞれ等しいので、 5 個の電流供給用トランジスタQp の占有面積 S2 は各電流供給用トランジスタQp の占有面積を SQp で表すと以下のようになる。

[0073]

S 2 = 5 S Q p

従って、前記画素回路20に配設された全トランジスタの占有面積Stは、前記第1及び第2のスイッチング用トランジスタQ1,Q2の占有面積を、それぞれ、SQ1、SQ2で表すと、以下のようになる。

[0074]

S t = 5 SQs + 5 SQp + SQ1 + SQ2

ここで、前記したように、前記駆動用トランジスタQsの利得係数 β sと前記電流供給用トランジスタQpの利得係数 β pとは、等しくなるように設定されているので、駆動用トランジスタQsの占有面積SQsと電流供給用トランジスタQpの占有面積SQpとは等しい値となる。また、第1及び第2のスイッチング用トランジスタQ1,Q2は、前記したようにそれぞれスイッチング素子として機能するトランジスタである。従って、第1のスイッチング用トランジスタQ1の占有面積SQ1及び第2のスイッチング用トランジスタQ2の占有面積SQ2が互いに等しいと仮定し、それらの占有面積SQ1,SQ2が、前記駆動用トランジスタQs及び電流供給用トランジスタQpの前記占有面積SQと等しいと仮定する。すると、画素回路20の全トランジスタの占有面積Stは、駆動用トラ

ンジスタQsの占有面積をSQsで表すと以下のようになる。

[0075]

S t = 5 SQs + 5 SQp + SQ1 + SQ2

= 12 SQs

次に、前記駆動電流生成回路部 3.0×1 個の駆動用トランジスタQsで構成するとともに前記電流供給回路部 4.0×1 個の電流供給用トランジスタQpで構成し、他の第 1 及び第 2 のスイッチング用トランジスタQ1,Q2 は前記画素回路 2.0×1 と同じように配設された画素回路の全トランジスタの占有面積 4.0×1 のまた、このとき、前記電流供給用トランジスタQpの利得係数は、前記駆動用トランジスタQsの利得係数より 2.5×1 を保持きいと仮定する。このように仮定することで、前記画素回路 2.0×1 と同じ電流レベルのデータ電流 1.0×1 は 1.0×1 を保持キャパシタCnに供給することができる。

[0076]

すると、前記したように、トランジスタの占有面積は利得係数に対応して大きくなるので、前記電流供給用トランジスタQpの占有面積SQpと駆動用トランジスタQsの占有面積SQsとの関係は以下のように表わされる。

[0077]

SQp = 25SQs

従って、前記占有面積Aoは以下のように表わされる。

A o = S Q p + S Q s + S Q 1 + S Q 2

= 25 SQs+SQs+SQ1+SQ2

= 26 SQs+SQ1+SQ2

ここで、前記画素回路 2 0 に配設された全トランジスタの占有面積 S t の場合 と同様に、第 1 及び第 2 のスイッチング用トランジスタ Q 1 , Q 2 のそれぞれの 占有面積 S Q 1 及び S Q 2 が互いに等しいと仮定する。そして、その第 1 及び第 2 のスイッチング用トランジスタ Q 1 , Q 2 のそれぞれの占有面積 S Q 1 及び S Q 2 が駆動用トランジスタ Q s の占有面積 S Q s と等しいと仮定すると、前記占有面積 A o は、以下のようになる。

[0078]

A o = 2 6 S Q s + S Q 1 + S Q 2= 2 8 S Q s

以上の結果から、駆動電流生成回路部30を1個の駆動用トランジスタQsで構成するとともに電流供給回路部40を1個の電流供給用トランジスタQpで構成した画素回路と比べて、図3に示した画素回路20は駆動電流Ielに対して同じだけのデータ電流Idataの電流量を供給させることができるとともに、トランジスタの占有面積を約60%削減させることができる。このトランジスタの占有面積Soの削減比率は前記データ電流Idataと駆動電流Ielとの相対比率が大きくなるほど大きくなる。そのため、画素回路の開口率においては、駆動電流生成回路部30を複数の駆動用トランジスタQsで構成するとともに電流供給回路部40を複数の電流供給用トランジスタQpで構成した画素回路の方が開口率をより大きくすることができるという効果が得られる。

[0079]

次に、前記駆動電流生成回路部30及び電流供給回路部40を備えた画素回路20の駆動方法について図4に従って説明する。図4は、第1及び第2のスイッチング用トランジスタQ1,Q2に供給されるスイッチング信号としての第1の走査信号SC1及び第2の走査信号SC2と、有機EL素子21に流れる駆動電流Ielとのタイミングチャートである。

[0080]

また、図4において、Tc、T1及びT2は、それぞれ、駆動周期、データ書き込み期間及び発光期間を表している。駆動周期Tcは、データ書き込み期間T1と発光期間T2とから成っている。駆動周期Tcは、前記有機EL素子21の輝度階調が1回ずつ更新される周期を意味しており、所謂、フレーム周期と同じものである。

[0081]

まず、前記走査線駆動回路13から所定のデータ書き込み期間T1に第1及び第2の副走査線Yn1, Yn2を介して第1及び第2のスイッチング用トランジスタQ1, Q2をオン状態にする第1及び第2の走査信号SC1, SC2がそれぞれ供給される。第1及び第2のスイッチング用トランジスタQ1, Q2をオン

状態にする第1及び第2の走査信号が供給されると、第1及び第2のスイッチング用トランジスタQ1,Q2が、それぞれ、データ書き込み期間T1でオン状態になる。このことによって、画素回路20にデータ電流Idatamが供給されるとともに、電流供給回路部40を構成する5個の電流供給用トランジスタQpがダイオード接続される。そして、前記電流供給用トランジスタQpと駆動電流生成回路部30を構成している5個の駆動用トランジスタQsとが電気的に接続されてカレントミラー回路を構成する。すると、前記データ電流Idatamが前記電流供給回路部40を通過して、第1の電流レベルとしてのデータ電流Idatamの電流レベルに相対した電荷量が前記保持キャパシタCnに保持される。その結果、前記保持キャパシタCnに保持された電荷量に応じた電圧が前記駆動電流生成回路部30を構成する5個の駆動用トランジスタQsの各ゲート/ソース間に印加される。

[0082]

次に、前記データ書き込み期間T1後、所定の発光期間T2に前記走査線駆動回路13から第1及び第2の副走査線Yn1,Yn2を介して第1及び第2のスイッチング用トランジスタQ1,Q2をオフ状態にする第1及び第2の走査信号SC1,SC2が供給される。第1及び第2のスイッチング用トランジスタQ1,Q2をオフ状態にする第1及び第2の走査信号が供給されると、第1及び第2のスイッチング用トランジスタQ1,Q2が、それぞれ、発光期間T2でオフ状態になる。このことによって、前記保持キャパシタCnに保持された電荷量に応じた電圧が前記駆動電流生成回路部30を構成する5個の駆動用トランジスタQsの各ゲート/ソース間に印加される。そして、各駆動用トランジスタQsは、前記保持キャパシタCnに保持された電荷量に応じた電圧に基づいた大きさの駆動電流Ielを生成する。このとき、前記駆動電流生成回路部30にて生成される前記駆動電流Ielの電流レベルは、前記データ電流Idataの1/25倍の値となる。

[0083]

尚、第1及び第2スイッチング用トランジスタQs1,Qs2は、データ書き 込み期間T1にてオン状態となり、発光期間T2でオフ状態となるように設定さ れていることが好ましいが、特にこれには限定されない。

[0084]

(1) このように本実施形態では、互いに等しい利得係数βsを有する5個の駆動用トランジスタQsをシリアル接続することで駆動電流生成回路部30を形成した。また、互いに等しい利得係数βpを有する5個の電流供給用トランジスタQpをパラレル接続することで電流供給回路部40を形成した。そして、駆動電流生成回路部30を構成する駆動用トランジスタQsの各ゲートを電流供給回路部40を構成する電流供給用トランジスタQpの各ゲートと接続することで、駆動用トランジスタQsと電流供給用トランジスタQpとがカレントミラー回路を構成するようにした。そして、前記駆動用トランジスタQsの各ゲートにはデータ電流Idataに相対した電荷量を保持する保持キャパシタCnを接続した。また、前記電流供給回路部40をデータ電流Idataを供給するデータ線Xmに電気的に接続した。そして、前記駆動電流生成回路部30にて生成された駆動電流Ielが有機EL素子21に供給されるようにした。

[0085]

このことによって、データ電流 I dataの電流レベルを駆動電流 I e 1 の 2 5 倍に設定することができる。従って、その分だけデータ電流 I dataを高速で保持キャパシタ C n に書き込むことができる。また、前記保持キャパシタ C n へのデータの書き込みは電流信号であるデータ電流 I dataで行うので、画素回路 2 0 毎の前記駆動用トランジスタ Q s の閾値電圧等の特性のばらつきを抑制することができる。

[0086]

(2) また、本実施形態では、所定の利得係数を有するトランジスタのパラレル接続、及び、シリアル接続といった方法、すなわち単位素子の組み合わせを利用してカレントミラー回路を構成した。こうすることにより、異なる利得係数を持つトランジスタでカレントミラー回路を構成する場合に比べて、ミラー特性の精度を向上させることができる。

[0087]

(3)更に、本実施形態では、互いに等しい利得係数βsを有する5個の駆動

用トランジスタQsをシリアル接続することで駆動電流生成回路部 30を形成した。また、互いに等しい利得係数 β pを有する 5 個の電流供給用トランジスタQpをパラレル接続することで電流供給回路部 40を形成した。このことによって、駆動電流 Ielの 25倍の電流レベルを有するデータ電流 Idataを供給しつつ開口率の低下を抑制することができる画素回路を提供することができる。

(第2実施形態)

次に、本発明を具体化した第2実施形態を図5〜図8に従って説明する。尚、本実施形態において、前記第1実施形態と同じ構成部材については符号を等しくし、その詳細な説明を省略する。

[0088]

図5は、有機ELディスプレイ10の表示パネル部12に配設される画素回路50の回路図である。図6は、画素回路の動作を示すタイミングチャートである。図7及び図8は、それぞれ、画素回路50の等価回路である。

[0089]

画素回路50は、前記第1実施形態で記載した駆動電流生成回路部30と電流供給回路部40との作用を兼ねる電流制御回路部60を含む。詳述すると、画素回路50は、駆動用トランジスタとして機能する5個のトランジスタQd1~Qd5と、スイッチング素子として機能する第1~第7のスイッチング用トランジスタQ1~Q7と、保持キャパシタCnと、有機EL素子21とを含む。そして、前記第1~第7のスイッチング用トランジスタQ1~Q7のうち、第4~第7のスイッチング用トランジスタQ4~Q7が特許請求の範囲に記載された制御用素子に対応している。

[0090]

前記5個の第1~第5のトランジスタQd1~Qd5の導電型は全てp型(pチャネル)である。また、前記7個の第1~第7のスイッチング用トランジスタQ1~Q7の導電型はn型(nチャネル)である。第1~第5のトランジスタQd1~Qd5は、その利得係数βdが全て等しくなるように設定されている。第1~第7のスイッチング用トランジスタQ1~Q7は、それぞれ、前記走査線駆動回路13から供給される走査信号に応じてオン・オフ制御されるようになって

いる。

[0091]

第1~第5のトランジスタQd1~Qd5のうち、第1のトランジスタQd1のソースは、駆動電圧Vddを供給する電源線VLに接続されている。第1のトランジスタQd1のドレインは、第2のトランジスタQd2のソース又はドレインのうちの一方の電極と接続されている。第1のトランジスタQd1のソースは、前記第2のトランジスタQd2の同第1のトランジスタQd1のドレインと接続されていない方の電極に、第4のスイッチング用トランジスタQ4を介して接続されている。

[0092]

第2のトランジスタQd2の第4のスイッチング用トランジスタQ4と接続されたソース又はドレインは、第3のトランジスタQd3のドレイン又はソースと接続されている。第2のトランジスタQd2の第3のトランジスタQd3のドレインまたはソースと接続されていない方の電極は、第6のスイッチング用トランジスタQ6のソース又はドレインに接続されている。第6のスイッチング用トランジスタQ6の第2のトランジスタQd2のソース又はドレインと接続されていない方の電極は第3のトランジスタQd3の第2のトランジスタQd2と接続されていない方の電極に接続されている。

[0093]

第3のトランジスタQd3の第6のスイッチング用トランジスタQ6のソース 又はドレインと接続された方の電極は、第4のトランジスタQd4のドレイン又 はソースと接続されている。第3のトランジスタQd3の第4のトランジスタQ d4のドレインまたはソースと接続されていない方の電極は、第5のスイッチン グ用トランジスタQ5のソース又はドレインに接続されている。第5のスイッチ ング用トランジスタQ5の第3のトランジスタQd3のソース又はドレインと接 続されていない方の電極は、第4のトランジスタQd4の第3のトランジスタQ d3と接続されていない方の電極に接続されている。

[0094]

第4のトランジスタQd4の第5のスイッチング用トランジスタQ5のソース

又はドレインと接続されたソース又はドレインは、第5のトランジスタQd5のソースに接続されている。第4のトランジスタQd4の第5のスイッチング用トランジスタQ5のドレイン又はソースと接続されていない方の電極は、第7のスイッチング用トランジスタQ7のソース又はドレインに接続されている。第7のスイッチング用トランジスタQ7の第4のトランジスタQd4と接続されていない方の電極は、第5のトランジスタQd5のドレインに接続されている。第5のトランジスタQd5のドレインは、第1のスイッチング用トランジスタQ1のドレインに接続されている。第1のスイッチング用トランジスタQ1のドレインに接続されている。第1のスイッチング用トランジスタQ1のソースはデータ線Xmに接続され、データ線駆動回路14に電気的に接続されている。

[0095]

また、前記第4~第7のスイッチング用トランジスタQ4~Q7の各ゲートは 互いに接続して第3の副走査線Yn3に共通して接続されている。

そして、このように配設された前記第1~第5のトランジスタQd1~Qd5と、第4~第7のスイッチング用トランジスタQ4~Q7とで電流制御回路部60を構成している。

[0096]

また、電流制御回路部60を構成する前記第1~第5のトランジスタQd1~Qd5のそれぞれのゲートは、互いに共通して接続され、保持キャパシタCnと第2のスイッチング用トランジスタQ2のドレインに接続されている。保持キャパシタCnの前記第1~第5のトランジスタQd1~Qd5のそれぞれのゲートと接続されていない方の電極は前記電源線VLに接続されている。また、第2のスイッチング用トランジスタQ2のソースは、前記第1のスイッチング用トランジスタQ3のドレインにそれぞれ接続されている。第2のスイッチング用トランジスタQ3のドレインにそれぞれ接続されている。第2のスイッチング用トランジスタQ2のゲートは第1のスイッチング用トランジスタQ1のゲートと共通して接続され、第1の副走査線Yn1に接続されている。第3のスイッチング用トランジスタQ3のゲートは第2の副走査線Yn2に接続されている。第3のスイッチング用トランジスタQ3のソースは、有機EL素子21の陽極に接続されている。有機EL素子21の陰極は接地されている。

[0097]

次に、前記電流制御回路部60を備えた画素回路50の作用について説明する

画素回路 5.0 を構成する電流制御回路部 6.0 は、走査線駆動回路 1.3 から供給される第 3 の走査信号 S C.3 に応じて前記第 4 ~第 7 のスイッチング用トランジスタ Q 4 ~Q 7 がそれぞれオン・オフ制御されることで、その合成利得係数 β o が変化するように設定されている。詳述すると、電流制御回路部 6.0 は、画素回路 5.0 にデータ電流 I d a t a e 供給するとき、走査線駆動回路 1.3 から第 4 ~第 7 のスイッチング用トランジスタ Q 4 ~Q 7 をオン状態にする第 3 の走査信号 S C 3 が第 4 ~第 7 のスイッチング用トランジスタ Q 4 ~Q 7 の各ゲートに供給される。すると、第 4 ~第 7 のスイッチング用トランジスタ Q 4 ~Q 7 がそれぞれオン状態になる。

[0098]

このとき、前記電流制御回路部60を構成する5個の第1~第5のトランジスタQd1~Qd5は、互いにパラレル接続される。第1~第5のトランジスタQd1~Qd5が互いにパラレル接続された電流制御回路部60の合成利得係数 β poは、各第1~第5のトランジスタQ1~Q5の利得係数 β dを用いると、以下のようになる。

[0099]

 β p o = 5 β d

また、電流制御回路部 60 は駆動電流 Ie1 を生成するとき、走査線駆動回路 13 から第 4 ~第 7 のスイッチング用トランジスタ Q4 ~Q7 をそれぞれオフ状態にする第 3 の走査信号 SC3 が第 4 ~第 7 のスイッチング用トランジスタ Q4 ~Q7 の各ゲートに供給される。すると、第 4 ~第 7 のスイッチング用トランジスタ Q4 ~Q7 がそれぞれオフ状態になる。

[0100]

このとき、前記電流制御回路部60を構成する5個の第1〜第5のトランジスタQd1〜Qd5は、互いにシリアル接続される。第1〜第5のトランジスタQd1〜Qd5が互いにシリアル接続された電流制御回路部60の合成利得係数β

s o は各第1~第5のトランジスタQ1~Q5の利得係数 β d を用いると、以下のようになる。

[0101]

 β s o = β d \angle 5

従って、データ電流 I d a t a と駆動電流 I e l との比を、前記第 $1 \sim$ 第 5 のトランジスタQ d $1 \sim$ Q d 5 が互いにパラレル接続されたときの合成利得係数 β p o と、シリアル接続されたときの合成利得係数 β s o とで表すと以下の式のようになる。

[0102]

I d a t a : I e $l = \beta$ p o : β s o $= 5 \beta d : \beta d / 5$ = 5 : 1 / 5

従って、データ電流Idataは以下の式で表される。

[0103]

Idata = 25Iel

従って、本実施形態の画素回路50は、駆動電流Ielの25倍の電流レベルを有するデータ電流Idataを供給させることができる。つまり、前記データ電流Idataの電流レベルは、駆動電流Ielの電流レベルより25倍大きいので、その分だけデータ電流Idatamを高速で保持キャパシタCnに書き込むことができる。また、前記保持キャパシタCnへのデータの書き込みは電流信号であるデータ電流Idataであるので、画素回路50毎の前記第1~第5のトランジスタQd1~Qd5の閾値電圧等の特性のばらつきを抑制することができる。

[0104]

次に、前記電流制御回路部60を備えた画素回路50に配設された全トランジスタの占有面積を算出する。

第1~第5のトランジスタQd1~Qd5の各占有面積を、それぞれ、SQd1~SQd5、第1~第7のスイッチング用トランジスタQ1~Q7の各占有面積を、それぞれ、SQ1~SQ7で表すと、画素回路50の全トランジスタの占

有面積Stは以下のようになる。

[0105]

S t = S Q d 1 + S Q d 2 + S Q d 3 + S Q d 4 + S Q d 5 + S Q 1 + S Q1 + S Q 2 + S Q 3 + S Q 4 + S Q 5 + S Q 6 + S Q 7

ここで、前記第1~第5のトランジスタQd1~Qd5の利得係数 β dは全て等しい値であるので、各第1~第5のトランジスタQd1~Qd5の占有面積SQd1~SQd5は等しい値となる。また、第1~第7のスイッチング用トランジスタQ1~Q7はそれぞれスイッチング素子として機能するトランジスタであるので、その占有面積は等しいと仮定する。

[0106]

従って、前記画素回路 50 に配設された全トランジスタの占有面積 S t は、各第 1 ~第 5 のトランジスタ Q d 1 ~Q d 5 の占有面積を、S Q d で、また、各第 1 ~第 7 のスイッチング用トランジスタ Q 1 ~Q 7 の占有面積を S Q 0 でそれぞれ表すと、以下のようになる。

S t = S Q d 1 + S Q d 2 + S Q d 3 + S Q d 4 + S Q d 5 + S Q 1 + S Q 1 + S Q 2 + S Q 3 + S Q 4 + S Q 5 + S Q 6 + S Q 7

= 5 S Q d + 7 S Q o

ここで、第1~第7のスイッチング用トランジスタQ1~Q7の占有面積SQtが、前記第1~第5のトランジスタQd1~Qd5の占有面積SQdと等しいと仮定する。すると、画素回路50の全トランジスタの占有面積Stは、第1~第5のトランジスタQd1~Qd5の占有面積をSQoで表すと以下のようになる。

[0107]

S t = 5 S Q d + 7 S Q o

= 1 2 S Q d

従って前記電流制御回路部60を備えた画素回路50においても前記第1実施 形態と同様な効果を得ることができる。

[0108]

次に、前記電流制御回路部60を備えた画素回路50の駆動方法について図6

~図8に従って説明する。図6は、第1、第2及び第3のスイッチング用トランジスタQ1, Q2, Q3に供給される第1、第2及び第3の走査信号SC1, SC2, SC3と、有機EL素子21に流れる駆動電流Ielとのタイミングチャートである。

[0109]

まず、前記走査線駆動回路 1 3 から所定のデータ書き込み期間 T 1 に第 1 の副走査線 Y n 1 を介して第 1 及び第 2 のスイッチング用トランジスタ Q 1 , Q 2 をオン状態にする第 1 の走査信号 S C 1 が供給される。また、このとき、走査線駆動回路 1 3 から第 2 の副走査線 Y n 2 を介して第 3 のスイッチング用トランジスタ Q 3 をオフ状態にする第 3 の走査信号 S C 3 が供給される。更に、走査線駆動回路 1 3 から第 3 の副走査線 Y n 3 を介して第 4 ~第 7 のスイッチング用トランジスタ Q 4 ~ Q 7 をオン状態にする第 3 の走査信号 S C 3 が供給される。

[0110]

第1及び第2のスイッチング用トランジスタQ1,Q2をオン状態にする第1の走査信号SC1が供給されると、第1及び第2のスイッチング用トランジスタQ1,Q2が、それぞれオン状態になる。また、第3のスイッチング用トランジスタQ3をオフ状態にする第3の走査信号SC3が供給されると、第3のスイッチング用トランジスタQ3がオフ状態になる。更に、第4~第7のスイッチング用トランジスタQ4~Q7をオン状態にする第3の走査信号SC3が供給されると、第4~第7のスイッチング用トランジスタQ4~Q7がオン状態になる。

$[0\ 1\ 1\ 1]$

図7は、前記データ書き込み期間T1での画素回路50の等価回路である。データ書き込み期間T1では、前記データ線駆動回路14から供給されるデータ電流Idataがデータ線Xmを介して画素回路50に供給される。そして、前記データ電流Idataに相対した電荷量が保持キャパシタCnに保持される。このとき、画素回路50の電流制御回路部60を構成する5個の第1~第5のトランジスタQd1~Qd5は、図7に示すように、互いにパラレル接続されている。第1~第5のトランジスタQd1~Qd5が互いにパラレル接続された電流制御回路部60の合成利得係数βроは5βdとなる。保持キャパシタCnには、

この状態を保存するような電荷が蓄えられる。

[0112]

次に、前記走査線駆動回路 1 3 から所定の発光期間 T 2 に第 1 の副走査線 Y n 1 を介して第 1 及び第 2 のスイッチング用トランジスタ Q 1 , Q 2 をオフ状態にする第 1 の走査信号 S C 1 が供給される。また、このとき、走査線駆動回路 1 3 から第 2 の副走査線 Y n 2 を介して第 3 のスイッチング用トランジスタ Q 3 をオン状態にする第 3 の走査信号 S C 3 が供給される。更に、走査線駆動回路 1 3 から第 3 の副走査線 Y n 3 を介して第 4 \sim 第 7 のスイッチング用トランジスタ Q 4 \sim Q 7 をオフ状態にする第 3 の走査信号 S C 3 が供給される。

[0113]

第1及び第2のスイッチング用トランジスタQ1,Q2をオフ状態にする第1の走査信号SC1が供給されると、第1及び第2のスイッチング用トランジスタQ1,Q2が、それぞれオフ状態になる。また、第3のスイッチング用トランジスタQ3をオン状態にする第3の走査信号SC3が供給されると、第3のスイッチング用トランジスタQ3がオン状態になる。更に、第4~第7のスイッチング用トランジスタQ4~Q7をオフ状態にする第3の走査信号SC3が供給されると、第4~第7のスイッチング用トランジスタQ4~Q7がオフ状態になる。

[0114]

図8は、前記発光期間T2での画素回路50の等価回路である。発光期間T2での電流制御回路部60は、図8に示すように、同電流制御回路部60を構成する5個の第1~第5のトランジスタQd1~Qd5が互いにシリアル接続されている。第1~第5のトランジスタQd1~Qd5が互いにシリアル接続された電流制御回路部60の合成利得係数 β soは β d/5となる。

[0115]

そして、画素回路50は、前記保持キャパシタCnに保持されたデータ電流Idataに相対した電荷量に応じた前記電圧に基づいて互いにシリアル接続された第1~第5のトランジスタQd1~Qd5にて駆動電流Ielを生成する。そして、前記駆動電流Ielが有機EL素子21に供給されることで、同有機EL素子21が駆動電流Ielの電流レベルに応じて発光する。

[0116]

この結果、電流制御回路部60を有する画素回路50においても、前記第1実 施形態と同様な効果を得ることができる。

(第3実施形態)

次に、第1及び第2実施形態で説明した電気光学装置としての有機ELディスプレイ10の電子機器の適用について図9及び図10に従って説明する。有機ELディスプレイ10は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。

[0117]

図9は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図9において、パーソナルコンピュータ70は、キーボード71を備えた本体部72と、前記有機ELディスプレイ10を用いた表示ユニット73とを備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット73は前記実施形態と同様な効果を発揮する。

[0118]

図10は、携帯電話の構成を示す斜視図を示す。図10において、携帯電話80は、複数の操作ボタン81、受話口82、送話口83、前記有機ELディスプレイ10を用いた表示ユニット84を備えている。この場合においても、有機ELディスプレイ10を用いた表示ユニット84は前記実施形態と同様な効果を発揮する。

[0119]

尚、発明の実施形態は、上記実施形態に限定されるものではなく、以下のよう に実施してもよい。

○上記実施形態では、駆動電流生成回路部30を構成する5個の駆動用トランジスタQsを互いに直列に接続するとともに、電流供給回路部40を構成する5個の電流供給用トランジスタQpを互いに並列に接続した。その結果、駆動電流 Ielより大きな電流レベルを有したデータ電流 Idataを画素回路20に供給することで、保持キャパシタCnへの書き込み時間を短縮化した。これを、駆動電流生成回路部30を構成する5個の駆動用トランジスタQsを互いに並列に

接続するとともに、電流供給回路部40を構成する5個の電流供給用トランジスタQpを互いに直列に接続してもよい。このようにすることで、小さな電流レベルを有したデータ電流 I d a t a に基づいて大きな電流レベルを有した駆動電流 I e l を生成する増幅機能を備えた電子装置を実現することができる。これは、例えば、ことできより大きな電流レベルを有したデータ電流 I d a t a を画素回路20に供給するようにした。その結果、上記有機ELディスプレイ10以外にもMRAM(磁気抵抗素子)などのメモリ、光検出素子などの検出装置などに適用することができる。

[0120]

○上記実施形態では、駆動電流生成回路部30は、5個の駆動用トランジスタQsで構成した。また、電流供給回路部40は、5個の電流供給用トランジスタQpで構成した。これを、5個以上または5個以下の駆動用トランジスタQsで駆動電流生成回路部30を構成してもよい。また、5個以上または5個以下の電流供給用トランジスタQpで電流供給回路部40を構成してもよい。このようにすることによって、従来の画素回路と比べて開口率を削減させることなく、駆動電流Ielの電流量と比較して大きな電流量を有するデータ電流Idataを画素回路20に供給させることができる。

[0121]

- ○上記第1及び第2実施形態における各トランジスタの極性を変更した構成に ついても、同様の効果を得ることが可能である。
- ○上記実施形態では、電子素子として有機EL素子21を用いたが、これを他の電子素子に適応してもよい。例えば、LEDやFED等の発光素子のような電気光学素子に適応してもよい。

[0122]

○上記実施形態では、電子装置として、有機EL素子21を有する画素回路20を用いた有機ELディスプレイ10に適応したが、これを、発光層が無機材料で構成された無機EL素子を有する画素回路を用いたディスプレイに適応してもよい。

[0123]

○前記実施形態では、1色からなる有機EL素子21の画素回路20,50を設けた有機ELディスプレイ10であったが、赤色、緑色及び青色の3色の有機EL素子21に対して各色用の画素回路20,50を設けたELディスプレイに応用しても良い。

【図面の簡単な説明】

【図1】

本実施形態の有機ELディスプレイの回路構成を示すブロック回路図である。

【図2】

表示パネル部及びデータ線駆動回路の内部構成を示すブロック回路図である。

【図3】

第1実施形態を説明するための画素回路の回路図である。

図4】

第1実施形態の画素回路の動作を説明するためのタイミングチャートである。

【図5】

第2実施形態を説明するための画素回路の回路図である。

【図6】

第2実施形態の画素回路の動作を説明するためのタイミングチャートである。

【図7】

第2実施形態を説明するための画素回路の等価回路図である。

【図8】

第2実施形態を説明するための画素回路の等価回路図である。

【図9】

第3実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図である。

【図10】

第3実施形態を説明するための携帯電話の構成を示す斜視図である。

【符号の説明】


βs, βp 駆動能力としての利得係数

Cn 容量素子としての保持キャパシタ


ページ: 39/E


- Iel 第2の電流としての駆動電流
- Idata 第1の電流としてのデータ電流
- 10 電子装置としての有機ELディスプレイ
- 20 電子回路としての画素回路
- 21 電子素子としての有機EL素子
- 30 第2の回路部としての駆動電流生成回路部
- 40 第1の回路部としての電流供給回路部
- 70 電子機器としてのモバイル型パーソナルコンピュータ
- 80 電子機器としての携帯電

【書類名】 図面 【図1】





【図2】






【図4】







【図6】




【図7】




【図8】



【図9】



【図10】



【書類名】 要約書

【要約】

【課題】 データ書き込み時間の短縮化や省電力化に適した電子回路、電子装置 及び電子機器を提供する。

【解決手段】 互いに等しい利得係数を有する5個の駆動用トランジスタQsをシリアル接続することで駆動電流生成回路部30を形成した。また、互いに等しい利得係数を有する5個の電流供給用トランジスタQpをパラレル接続することで電流供給回路部40を形成した。そして、前記駆動用トランジスタQsの各ゲートを前記電流供給用トランジスタQpの各ゲートと接続した。そして、前記電流供給回路部40をデータ電流Idatamを供給するデータ線Xmに電気的に接続した。また、前記駆動電流生成回路部30にて生成された駆動電流Ielが有機EL素子21に供給されるようにした。

【選択図】 図3

ページ: 1/E

認定・付加情報

特許出願の番号

特願2002-280918

受付番号

5 0 2 0 1 4 4 2 1 0 0

書類名

特許願

担当官

第一担当上席

0090

作成日

平成14年 9月27日

<認定情報・付加情報>

【提出日】

平成14年 9月26日

次頁無

特願2002-280918

出願人履歴情報

識別番号

[000002369]

1. 変更年月日 [変更理由] 1990年 8月20日

住 所

新規登録

東京都新宿区西新宿2丁目4番1号

セイコーエプソン株式会社

氏 名